Zweck
Über die Teilliste mit der SZL-ID W#16#xy95 erhalten Sie die erweiterte Zustandsinformation über alle der CPU bekannten DP-Mastersysteme / PROFINET IO-Systeme. Gegenüber der Teilliste mit der SZL-ID W#16#xy90 sind Aussagen zu PROFINET IO-Systemen und zusätzliche Aussagen zur Taktsynchronität eines DP-Mastersystems enthalten.
Kopf
Der Kopf der Teilliste mit der SZL-ID W#16#xy95 ist wie folgt aufgebaut:
|
Inhalt |
Bedeutung |
||
|---|---|---|---|
|
SZL-ID |
Die SZL-ID des Teillistenauszugs |
||
|
W#16#0195: |
Erweiterte Informationen über ein DP-Mastersystem/PROFINET IO-System |
||
|
W#16#0F95: |
Nur SZL-Teillistenkopfinformation |
||
|
INDEX |
|
||
|
LENTHDR |
W#16#0028: |
Ein Datensatz ist 20 Worte lang (40 Byte) |
|
|
N_DR |
Anzahl der Datensätze: Für den Teillistenauszug mit der SZL-ID W#16#0195: 0 bis 1 |
||
Datensatz
Ein Datensatz der Teilliste mit der ID W#16#xy95 hat folgenden Aufbau:
|
Name |
Länge |
Bedeutung |
|
|---|---|---|---|
|
dp_m_id |
1 Byte |
DP-Mastersystem-ID/PROFINET IO System-ID |
|
|
dp_m_rack |
1 Byte |
Baugruppenträger-Nr. des DP-Masters / IO-Controllers
|
|
|
dp_m_slot |
1 Byte |
Steckplatz des DP-Masters / IO-Controllers bzw. |
|
|
dp_m_SubModule |
1 Byte |
|
|
|
LogicalAddr |
2 Byte |
logische Anfangsadresse des DP-Masters / IO-Controllers |
|
|
res |
2 Byte |
reserviert |
|
|
res |
2 Byte |
reserviert |
|
|
dp_m_state |
1 Byte |
|
|
|
Bit 0: |
DP-Mode (nur bei PROFIBUS DP)
|
||
|
Bit 1: |
DP- bzw. PN-Zyklus
|
||
|
Bit 2 bis 6: |
|
||
|
Bit 7: |
DP-Master- / IO-Controller-Typ
|
||
|
dp_address |
1 Byte |
DP-Teilnehmernummer (PROFIBUS-Adresse) |
|
|
res |
2 Byte |
reserviert |
|
|
SyncCyclInter_OB |
1 Byte |
zugeordneter Taktsynchronalarm-OB (nur relevant, falls DP- bzw. PN-Zyklus äquidistant) |
|
|
res |
1 Byte |
reserviert |
|
|
baudrate |
4 Byte |
Baudrate des DP-Mastersystems bzw. PNIO-Systems als Hex-Wert |
|
|
IsoDPCycle |
4 Byte |
Zeitdauer des äquidistanten DP- bzw. PN-Zyklus in μs |
|
|
res |
16 Byte |
reserviert |
|